sin-titulo

-- Declaració llibreries
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Nucli_P1 is
port (
    -- Declaració de senyals entrada/sortida
    Xi    : in std_logic_vector(2 downto 0);
    Xf    : in std_logic_vector(2 downto 0);
    Yi    : in std_logic_vector(2 downto 0);
    Yf    : in std_logic_vector(2 downto 0);
    fitxa : in std_logic;
    MOK   : out std_logic
);
end Nucli_P1;

architecture Estructural of Nucli_P1 is
    -- Declaració de senyals interns
    signal sig_DX : std_logic_vector(2 downto 0);
    signal sig_DY : std_logic_vector(2 downto 0);

    -- Declaració del component DELTA
    component DELTA is
        port (
            Ci : in std_logic_vector(2 downto 0);
            Cf : in std_logic_vector(2 downto 0);
            D  : out std_logic_vector(2 downto 0)
        );
    end component;

    -- Declaració del component DCSR
    component DCSR is
        port (
            DX    : in std_logic_vector(2 downto 0);
            DY    : in std_logic_vector(2 downto 0);
            fitxa : in std_logic;
            MOK   : out std_logic
        );
    end component;

begin
    -- Instanciació 1 del component DELTA (Coordenada X)
    Inst_DELTA_X: DELTA port map (
        Ci => Xi,
        Cf => Xf,
        D  => sig_DX
    );

    -- Instanciació 2 del component DELTA (Coordenada Y)
    Inst_DELTA_Y: DELTA port map (
        Ci => Yi,
        Cf => Yf,
        D  => sig_DY
    );

    -- Instanciació del component DCSR
    Inst_DCSR: DCSR port map (
        DX    => sig_DX,
        DY    => sig_DY,
        fitxa => fitxa,
        MOK   => MOK
    );
end architecture;